DNVUF4A使用高I / O数量的2892引脚倒装芯片BGA封装。在该封装中，VU440具有1404个I / O和48个GTH通道（16 Gb / s）。全部利用。在FPGA之间提供了丰富的固定互连（差分或单端）。所有FPGA到FPGA的互连都按LVDS布线，但可以降低频率单端使用。四个Virtex UltraScale FPGA的100％资源专用于用户应用程序。

l  四个Xilinx Virtex UltraScale FPGA（A2892）：

Ø  VU440-3，-2，-1（最快到最慢）

Ø  116+百万个ASIC门（ASIC度量）

l  通过DNCPU板托管

Ø  通过iPASS电缆的8通道GEN3 PCIe

Ø  10/100 / 1000BASE-T以太网

Ø  USB 2.0

Ø  单机版

l  可以使用DNBC3_SODM204通过3个DNBC扩展连接器添加内存

Ø  DDR4（直接由DNBC3_DDR4托管）

Ø  DNSODM204_SSRAM1_8V

Ø  DNSODM204_QUADMIC（四个Mictor连接器）

Ø  DNSODM204_SE（移动SDRAM）

Ø  DNSODM204_USB（USB2.0物理层）

Ø  DNSODM204_DDR2_2GB

Ø  DNSODM204_DDR2_FAST

Ø  DNSODM204_QDRII +

Ø  DNSODM204_MICTOR_IO（双Mictor连接器）

l  每个FPGA上的高速接口：

Ø  QSFP +模块用于4个10 GbE或单个40 GbE

Ø  4个SFP +模块

l  DNTC（DINI收发器连接器），每个16通道。每个FPGA一个。每个能够支持：

Ø  16通道PCIe（GEN1 / GEN2 / GEN3）

Ø  CX4，以太网，XAUI，Infiniband

Ø  16个SFP +模块用于10 GbE

Ø  4个QSFP +模块用于40 GbE

Ø  16个USB3.0 / 2.0（A，AB，B）

Ø  16个串行ATA II（SATA II）

Ø  16倍SMA

l  TMB总线：现场FPGA和Config FPGA之间的预配置高速数据移动

Ø  FPGA和Config FPGA之间的5 GB / s DMA（带PCIe / USB /与主机PC的以太网连接）

l  全网状单通道GTH收发器互连

Ø  A↔B，A↔C，A↔D，B↔C，B↔D，C↔D

l  主总线（YMB），用于所有四个FPGA之间的总线互连

Ø  40个信号，单端

l  Marvell MV78200 Discovery Innovation双CPU [请参见DNCPU板]

Ø  1 GHz时钟

Ø  双USB2.0端口（B型连接器）

Ø  双Serial-ATA II连接器，用于2个外部硬盘驱动器（SATA II）

Ø  千兆以太网接口

-       10/100/1000 GbE（RJ45连接器）

Ø  SheevaTM CPU Core（符合ARM v5TE）

-       乱序执行

-       符合IEEE的单精度和双精度浮点

-       16位Thumb指令集提高了代码密度

-       DSP指令可提高信号处理应用程序的性能

-       MMU支持虚拟内存功能

-       双缓存：32 KB用于数据和指令，奇偶校验

-       L2缓存：每个CPU 512 KB统一L2缓存（总计1MB），受ECC保护。

Ø  1 GB外部DDR2 SDRAM

-       以128M x 64配置进行组织

-       400 MHz（带DDR的800 MHz数据速率）

Ø  RS232端口，用于终端式观察

Ø  配置后，两个CPU完全专用于用户应用程序

Ø  Linux操作系统

-       通过GPL许可提供的来源和示例（免费）

-       约15秒启动CPU

l  五个独立的低偏斜全局时钟网络和一个固定时钟

Ø  五个用于G0-G4的高分辨率，用户可编程合成器

-       Silicon Labs Si5326：2kHz至945 MHz

Ø  用户可以通过Marvell uP RS232，USB，PCIe或以太网进行配置

Ø  全球时钟网络以差分和平衡的方式分布

l  每个FPGA通过12个子卡连接器进行灵活的定制和堆叠

Ø  DNBC（DINI Bank连接器）扩展连接器

-       每个连接器一排

子卡（1到12个连接器）

将FPGA添加到FPGA互连（板间或板内）

-       连接器：非专有；一应俱全;便宜的

-       24对LVDS对+ 4个单端+时钟

52单端

Ø  使用源同步LVDS的所有信号上的700MHz

Ø  子卡设置的信号电压（+ 1.2V至+ 1.8V）

Ø  重启

Ø  随附的电源轨（带保险丝）：

-       + 12V（最大24W），+ 3.3V（最大10W）

Ø  使用LVDS与子卡之间的引脚多路复用（最高10倍）

l  通过FPGA寄存器回读进行的非侵入式调试：DN_Readbacker

l  Mentor Flexras分区工具的模型

l  快速无痛的FPGA配置

Ø  USB，电缆PCIe，以太网，JTAG

Ø  USB记忆棒的独立配置

Ø  配置错误报告

Ø  加速配置回读以进行高级调试

l  RS232端口，用于基于嵌入式FPGA的SOC uP调试

Ø  可通过单独的2信号总线从所有FPGA访问

l  通过JTAG接口完全支持嵌入式逻辑分析仪

Ø  Vivado逻辑分析仪和其他第三方解决方案

l  状态FPGA控制的LED：

Ø  足够多的彩色LED可以融化奶酪。